1/1

# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

62-293596

(43) Date of publication of application: 21.12.1987

(51)Int.Cl.

G11C 15/04

(21)Application number: 61-

(71)Applicant: MATSUSHITA ELECTRIC

135044

IND CO LTD


(22) Date of filing:

12.06.1986 (72) Inventor: YAMAGUCHI SEIJI

## (54) ASSOCIATIVE STORAGE DEVICE

## (57) Abstract:

PURPOSE: To attain low power consumption by functioning a 2nd associative memory cell array and a 2nd sense amplifier for only a word coincident in the 1st associative memory cell array. CONSTITUTION: In the associative memory device forming one word by n bits. input data is compared with that of the 1st associative memory cell array 2 forming one word by m bits, a sense amplifier 5 of the 2nd associative memory cell array 4 using 1 word as (n-m)bits is activated and the presence of the coincidence with the (n-m)bits is detected. Thus, the bit length of 1 word is expanded and the number of repetitions of light discharge at each cycle



is reduced by comparison in the unit of words and the power consumption is reduced.

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of

roination or application converted

Japanese Patent Laid-open Publication No. Sho 62-293596

Publication date: Dec. 21, 1987

10

15

20

Fig. 1 is a block diagram showing a configuration of a portion of an associative memory corresponding to one word.

In Fig. 1, reference numeral 1 denotes a decoder, 2 denotes a first associative memory array where one word is defined by m bits, 3 denotes a sense amplifier for pre-charging or amplifying a comparison result output per word in case that m bits constitute one word, 4 denotes a second associative memory array where one word is defined by (n-m) bits, 5 denotes a sense amplifier for pre-charging or amplifying a comparison result output per word in case that (n-m) bits constitute one word, 6 denotes a word line for writing in an associative memory array, 7, 8 denote bit lines Bi, B'i (i = 1 to n), 9 denotes a comparison result output per word between bit line data of m bits and memory data, 10 denotes a word line for coincidence output selected when the comparison result output 9 corresponding to m bits is in a coincident state, 11 denotes a comparison result output per word between bit line data of (n-m) bits and memory data, 12 denotes a first pre-charging signal for pre-charging the comparison result output 11 corresponding to m bits, 13 denotes a second pre-charging signal for pre-charging the comparison result output 11 corresponding to (n-m) bits, and 14 denotes a coincidence signal for detecting whether or not a word having memory data coincident with input data of n bits exists.

## ⑩日本国特許庁(JP)

の特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭62-293596

MInt Cl.4

識別記号

广内敦理香号

❸公開 昭和62年(1987)12月21日

G 11 C 15/04

B - 6549 - 5B

審査請求 未請求 発明の数 1 (全4頁)

連想記憶装置 49発明の名称

**創特 顧 昭61-135044** 

顧 昭61(1986)6月12日 **多出** 

聖司 砂発 明 者

門真市大字門真1006番地 松下電器產業株式会社内

門真市大字門真1006番地 松下電器產業株式会社 の出願 人

弁理士 星野 恒司 外1名 20代 理 人

## 1. 発明の名称 建想記憶装置

## 2. 特許請求の報酬

1ワードをカピットで構成する連想記憶装置に おいて、nピットのデータを書き込むためのワー ドの選択を行なうデコーダと、1ワードを皿ピッ トで構成する第1の連想メモリセルアレイと、前 記第1の連想メモリセルアレイの比較結果を検出 する第1のセンスアンプと、前記第1のセンスア ンプの出力を用いて比較動作を行なう1ワードを (n-m)ビットとする第2の連想メモリセルアレ イと、前記第2の連想メモリセルアレイの比較結 果を、前配第1のセンスアンプ出力に応じて検出 する第2のセンスアンプとを備えたことを特徴と する迷想記憶装置。

3. 発明の辞継な説明

(産業上の利用分野)

本発明は連想記憶装置に関するものである。

(従来の技術)

第3回は従来の連想記憶装置の1ワード分の構 成を示すブロック感である。同国において、31は デコーダ、32は1ワードをnピットとする巡想メ モリセルアレイ、33はワード単位の一致検出信号 をプリチャージおよび増駆するためのセンスアン プ、34は迷想メモリセルへのデータ音を込み用り ード線、Bi35,B'i36(i = 1 ~ n)はピット線、 37はnピットのピット線の入力データと記憶デー タとのワード単位の比較結果出力、38はセンスア ンプ33のプリチャージ信号、39は入力データと一 致する記憶データを持つワードが存在するかどう かを検出する一致検出信号である。

**沓を込み動作は、デコーダ2lによってワード集** 24が選択される。選択されたワード線24ではビッ ト線 Bi35, B'i36(i = 1 ~ n)の入力データを連 越メモリセルに書き込みが行なわれる。 選想メモ リセルは通常、スタティック型ランダムアクセス メモリ(SRAMと略す)のセルと比較回路とで待 成されているため、 き込みのデータはSRAM のセルで記位される。

### 特開昭62-293596(2)

比較動作は入力データをピット線 B i 35, B ' i 36 に転送する前に、各ワードごとにプリチャージ借号38によりセンスアンプ33はワード単位 比較結果34を所定の電位にプリチャージしておく。そして入力データがピット線 B i 35, B ' i 36に転送して、各ワードごとに記位データと比較動作が行なわれる。

たとえば、ワード単位の比較結果34を"H"レベルにプリチャージして、連想メモリセルを各ピットごとに不一致ならば"L"レベルを出力し、一致ならば高インピーダンス状態にするように構成しておれば、ワード単位の比較結果34は、ワード単位で一致ならば比較結果34は高インピーダンスであり、ワード単位で不一致ならば比較結果34は"L"レベルとなる。

比較結果34が高インピーダンスならば、プリチャージの電位を保持して比較結果34は"H"レベルとなる。

ワード単位の比較結果34の電位の確定によって、 一致検出信号39が確定する。

作時に低消喪電力化がはかられている途想記憶装 歴を提供することである。

#### (問題点を解決するための手段)

#### (作用)

本発明は上記構成により、比較動作時に、第1 の連想メモリセルアレイで一致したワードについ てだけ第2の連想メモリセルアレイおよび第2の センスアンプを動作させるために、低消費電力が 比較動作時において、各ワードごとに比較結果 34を入力データと記憶データとの比較を行なう前に"H"レベルにプリチャージし、そして比較後、比較結果は"H"か"L"のいずれかのレベルに確定するが、ワード単位で不一致ならば、比較結果34は"L"レベルとなり、1サイクル内で充放電を行なうことになり、消費電力の増大につながる。

また、1ワード当りのビット長を拡張したり、 ワード教を拡張したりすることで、寄生容量も増加するため、上記のような方式では消費電力の増 大を招く問題点がある。

### (発明が解決しようとする問題点)

従来の連想記憶装置の構成では、比較動作時において、各ワード単位での比較結果出力は毎サイクルごとに充放電を誘逐すために消費電力の増大を招いている。特に1ワードのピット長を大きくした場合、およびワード数の増加をはかったときには、消費電力が増大して連想記憶装置の大容量化に大きな難害となっていた。

本発明の目的は、従来の欠点を解消し、比較動

はかられ、またワード数の拡張および、1ワード 当りのビット数の拡張を行なっても低消費電力化 がはかれる。

#### (実施例)

本発明の一変施例を第1 圏および第2 圏に基づいて説明する。

第1図は本発明の連想記憶装置の1ワード分の 構成を示すブロック圏である。

同図において、1はデコーダ、2は1ワードを
m ビットとする第1の連想メモリセルアレイ、3
は m ビットを1ワードとする場合のワード単位の
比較結果出力をプリチャージおよび増幅するため
のセンスアンプ、4は1ワードを(n-m)ビット
を1ワードとする場合のワード単位(nm)ビットを1ワードとする場合のワード単位の
比較結果出力をプリチャージおよび増幅するため
のセンスアンプ、6は連想メモリセルへの
を2込み用ワード線、7,8はピット線Bi,B'i(i=
1~n)、9はmビットのビット線のデータと
位データとのワード単位の比較結果出力、10はm

ピット分の比較結果出力 9 が一致状態のときに選択される一致検出用ワード線、11は(n-m)ピットのピット線のデータと記憶データとのワード単位 比較結果出力、12はmピット分の比較結果出力 9 をプリチャージする第1のプリチャージ信号、13は(n-m)ピット分の比較結果出力11をプリチャージする第2のプリチャージ信号、14は n ピットの入力データと一致する記憶データを持つワードが存在するかどうかを検出する一致検出信号である。

第2回は本発明の連想記憶装置の1ワード分の 具体的な図路構成を示す回路図である。

同図において、15は第1の連想メモリセル、16 は第2の連想メモリセル、17、18はプリチャージ 回路、19、20はトライスティトインパータバッフ ァである。

次に動作について説明する。書き込み動作は、 書き込み信号21が"H"レベルになるとデコーダ 1 により書き込まれるワード森 6 が選択されて"H" レベルとなり、連想メモリセル15、16のトランス

一致検出用ワード線10が"日"レベルならば、第2のセンスアンプ5を非動作状態にしてトライスティトパッファ20の出力を高インピーダンス状態にしている。一方一致検出用ワード線10が"L"レベルならば、第2のセンスアレイ4では(nーm)ピットの入力データと記憶データで、一致ならば、比較結果出力11は"L"レベルとなり、一致な結果出力11は"H"レベルとなっ、比較結果出力11は"H"レベルとなっ、一致検出借号を生成する。場合"L"レベルとなり、一致ワードがない場合には"H"レベルとなっ、

上記のように、本発明の連想記憶装置では、 n ビットのデータのうちmピットのデータの比較動 作を行ない、一致するワードがあれば、残りの (n-m)ピットについて比較動作を行なって、一 致快出 号14を生成している。一致しないワード については、残りの(n-m)ピットについては比 較動作に関係なく第2のセンスアンプ5を非動作 ファゲートを導通状態として、ピット級 Bi7. B'18に伝送された き込みデータを取り込み、 2個のインバータで 成されたインバータに記憶 される。

比較動作では、αピットの入力データがピット 雄Bi7.B'i8に転送される前に、プリチャージ 信号12,13によりプリチャージ回路17,18を動作 させて、比較結果8,11をプリチャージしておく。 プリチャージ終了後、ピット様Bi7,B'18に入 カデータを転送して各ワード毎に比較動作が行な われる。まず、第1の遺想メモリセルアレイ2で はmピットの入力データと記憶データで不一致な らば、比較結果9は"し"レベルとなり、一致なら ば比較結果9は"H"レベルとなる。トライスティ トバッファ19はプリチャージ動作が終了すると動 作状態となり、比較結果9の電位に応じて、比較 結果 9 が"H"レベルならば、一致検出用ワード線 10は"L"レベルを出力し、比較結果 9 が"L"レベ ルならば一致検出用ワード 終10は"H"レベルを出 カする。

状態にするため、第2のセンスアンプ5の出力は 高インピーダンス状態としている。これによって、 比較動作時に、一致しないワードに関して動作さ せないため、低消費電力化がはかれる。

#### (発明の効果)

本発明によれば、連想記憶装置の比較動作時の 大幅な低消費電力化がはかれ、1ワード当りのビット長の拡張およびワード数の拡張に対しても低 消費電力化が保たれるため大容量化が実現でき、 実用上の効果は大なるものがある。

#### 4. 図面の簡単な説明

第1図は本発明の一実施例における連想記憶装置の1ワード分のブロック構成圏、第2図は本発明の連想記憶装置の1ワード分の回路図、第3図は従来の連想記憶装置の1ワード分のブロック構成図である。

1 …デコーダ、 2,4 … 連想メモリセルアレイ、 3,5 … センスアンプ、 6,10… ワード線、 7,8 … ピット線、 9.11… 比較結果出力、 12,13 … プリチャー

# 特開昭62-293596 (4)

ジ 号、 14…一致検出信号、 15,16… 連想メモリセル、 17,18…プリチャージ 回路、 19,20…トライスティトインバー タバッファ、 21… き込み信号。

特許出職人 松下電器産業株式会社

**岩上** 身

